Cours présentant les bases du langage VHDL et ses utilisations pour concevoir la synthèse logique de PLDs.